三星計劃將2nm工藝應用于HBM4E基礎芯片

在半導體競爭中，三星電子正強化其“集成器件制造商（IDM）”戰略，該戰略融合了存儲器和晶圓代工的能力。作為全球DRAM領導者和第二大晶圓代工企業，三星電子計劃將2nm工藝應用于下一代HBM（高帶寬存儲器）的基礎芯片，從而提升其技術競爭力。這種集存儲器、邏輯和封裝于一體的結構正在成為人工智能（AI）半導體時代的關鍵優勢。

據業內人士透露，三星電子正在評估將2nm工藝應用于第七代HBM4E基礎芯片的可能性。HBM由垂直堆疊的DRAM核心芯片和作為控制器的基礎芯片組成。基礎芯片位于HBM底部，用于控制電源和信號。

在HBM3E之前，基礎芯片主要負責簡單的控制功能；但從HBM4開始，其重要性顯著提升，因為它現在直接處理一些計算任務。為了提高計算效率和能源管理效率，基礎芯片中的邏輯功能得到了增強，并且采用代工工藝的結構也得到了廣泛應用。

為了提升HBM4的性能，三星電子從三星晶圓代工獲得4nm邏輯基礎芯片，以及其最先進的1c DRAM（第六代10nm級工藝）。這項技術比臺積電的12nm工藝領先數代。

隨著基礎芯片工藝的不斷改進，其能效和散熱性能將得到顯著提升。此外，隨著面積效率的提高，可以在有限的空間內集成更多功能。這為實現根據客戶需求定制的HBM奠定了基礎。

半導體行業預計，從HBM4E開始，將出現大規模的客戶定制HBM。臺積電也表示，計劃從“定制HBM4E”開始采用其最新3nm工藝。

三星電子正在評估的“2nm基礎芯片”似乎是一種策略，旨在通過應用領先一步的工藝，即使在HBM4E領域也能保持技術優勢。三星電子計劃在年中發布標準HBM4E，并在下半年根據客戶的進度安排，進行定制產品的首批晶圓流片。

通過在其晶圓代工廠生產HBM基準芯片，三星電子除了提升性能外，還能獲得其他諸多益處。三星晶圓代工廠可以確保穩定的客戶群，從而提高晶圓廠的利用率，并且預計產量的增加也將帶來良率的提升。

尤其值得一提的是，2nm工藝預計將在確保目前正在美國得克薩斯州建設的泰勒晶圓廠的利用率方面發揮重要作用。三星泰勒晶圓廠的設備安裝工作已經開始，首片晶圓預計將于2026年底前完成流片。首批產品預計將于2027年初出貨。近期，三星也已開始招聘2nm工藝工程師加入泰勒晶圓廠。

三星晶圓代工近期接連獲得2nm工藝訂單，進一步提升了市場預期。繼采用第一代2nm工藝的Exynos 2600之后，第二代2nm工藝將應用于Exynos 2700。據報道，三星已向特斯拉訂購的AI6芯片預計也將采用2nm工藝。

三星的重點在于通過大規模生產實現規模經濟并提高盈利能力。據報道，2nm工藝的良率也超出內部預期。三星電子還在評估將低利用率的舊工藝轉換為先進封裝工藝的計劃，以提高生產效率。

今年2月，三星電子總裁兼首席技術官Song Jae-hyuk表示：“在存儲器、晶圓代工和封裝方面擁有競爭力對于制造人工智能半導體非常有利，這種競爭力正在創造協同效應。”（校對/趙月）