5月25日，在2026年IEEE國際電路與系統(tǒng)研討會（ISCAS 2026）上，華為公司董事、半導體業(yè)務部總裁何庭波正式發(fā)布"韜（τ）定律"（Tau Scaling Law）。這一技術路線圖的核心思路，是跳出過去半個世紀依靠縮小晶體管物理尺寸來推進制程升級的傳統(tǒng)路徑，轉而以"時間縮放（τ）"替代"幾何縮放（L）"，從系統(tǒng)層面重新定義芯片演進邏輯。

近日，全球芯片設計自動化（EDA）及半導體技術路線圖領域的頂尖權威學者、加州大學圣地亞哥分校（UC San Diego）計算機科學與工程及電氣與計算機工程雙聘杰出教授Andrew B. Kahng公開受訪，對"韜定律"的可行性作出正面解讀。這位擁有高性能計算特聘教授席位、曾獲2019年"韓國諾貝爾獎"韓國湖巖工程獎的業(yè)界泰斗指出，華為這套非傳統(tǒng)路線在部分核心維度上確實能實現(xiàn)比傳統(tǒng)路徑更短的研發(fā)周期，到2031年實現(xiàn)等效1.4納米制程水平"具備內(nèi)在穩(wěn)健性"。

Andrew B. Kahng（圖源：加州大學圣地亞哥分校官網(wǎng)）

從幾何縮放到時間縮放

傳統(tǒng)"摩爾定律"以幾何尺寸（L，nm）為標尺，通過不斷縮小晶體管溝道長度和柵極間距來提升密度。而"韜定律"提出的"τ Scaling"將優(yōu)化目標轉向時間維度（τ，ps），從器件、電路、芯片、模塊與板卡、機架、超級節(jié)點、數(shù)據(jù)中心到系統(tǒng)，自上而下進行全棧協(xié)同優(yōu)化。

圖：從幾何尺度的縮微轉移到時間尺度的縮微。

何庭波在ISCAS 2026的演講中展示的技術推演圖顯示，這一新架構不再將光刻物理尺寸作為唯一瓶頸，而是通過系統(tǒng)級設計、先進封裝、3D集成以及軟硬件協(xié)同優(yōu)化，在同等功耗包絡下提升系統(tǒng)級吞吐量。華為官方解釋稱，"韜定律"旨在提供一條全新的可持續(xù)演進路線，以應對傳統(tǒng)幾何縮微面臨的量子效應與泄漏電流等物理極限，以及制造成本指數(shù)級上升帶來的經(jīng)濟效益下降。

何庭波視頻演講（圖源：演講視頻截圖）

Kahng解讀：5年窗口說明已有成熟驗證路徑

針對華為提出的"到2031年實現(xiàn)等效1.4納米"目標，Kahng在專訪中給出了關鍵判斷。

"2031年距離當下只剩5年的時間窗口，由此完全可以合理推測，華為至少已經(jīng)完整掌握了一條能夠支撐該技術目標落地的可驗證路徑，相關核心研究已經(jīng)推進到了相當成熟的階段。"

Kahng進一步分析指出，整個行業(yè)都已感知到先進制程升級的收益邊際正在持續(xù)收窄。從5納米向3納米、2納米再到1.4納米推進的過程中，功耗、性能、面積三大關鍵指標每一代帶來的實際改善幅度已大幅放緩。這意味著，"韜定律"需要填補的技術差距，實際上遠小于外界基于傳統(tǒng)路徑直觀預判的量級，整套非傳統(tǒng)路線的落地可行性"比很多觀察者此前預想的要高得多"。

"等效1.4nm"的真實含義

Kahng強調(diào)，"等效于1.4納米"并不意味著華為芯片在版圖密度、最高頻率、制造良率、封裝系統(tǒng)成本等所有指標上都達到傳統(tǒng)1.4納米水平。更準確的理解是，它代表一套基準測試標準。

這些標準既能夠體現(xiàn)"韜定律"的關鍵優(yōu)勢，也會暴露當前先進芯片在某些方面的局限——例如SRAM（靜態(tài)隨機存取存儲器）密度縮放仍顯不足，仍須嵌入純二維平面布局，或者受限于同質化芯片架構。對比指標可能圍繞更低的功耗包絡（power envelope）、更高的存儲容量與帶寬、單位封裝面積內(nèi)的等效晶體管數(shù)量，以及同等功耗條件下的系統(tǒng)級吞吐量來設定，適用場景包括移動處理、邊緣計算或AI加速器。

"如果相關標準能夠被提前、清晰地提出，并在之后接受驗證，那么'等效于1.4納米'的表述將更具說服力。"Kahng表示，"韜定律"的某些維度可能具備更短的研發(fā)周期、更低的資本開支需求以及更小的技術風險，這使該目標具備一定的內(nèi)在穩(wěn)健性。

華為早在2019年即探索3D集成

Kahng在訪談中特別提到，華為自2019年以來便已在緊迫探索如何通過3D集成繼續(xù)實現(xiàn)縮放，"這一行動很可能早于許多其他公司將該問題視為關乎生存的戰(zhàn)略挑戰(zhàn)"。

這一判斷與華為披露的技術路線相吻合。當前半導體產(chǎn)業(yè)路線圖已預計，最遲到2036年，3D多層技術節(jié)點將成為產(chǎn)業(yè)發(fā)展的重要方向，3D集成將成為延續(xù)芯片縮放進程的必要組成部分。華為將"系統(tǒng)價值"而非"晶體管尺寸"作為共同目標，推動軟件、封裝、芯片設計、產(chǎn)業(yè)生態(tài)及工程能力多領域協(xié)同，正是"超越摩爾"（More Than Moore）框架下的關鍵杠桿。

首款芯片今年晚些時候發(fā)布

據(jù)多家媒體報道，首款采用"韜定律"新架構的芯片將于今年晚些時候發(fā)布。何庭波在ISCAS 2026上的演講也暗示了這一定位——"韜定律"不僅是面向2031年的遠期藍圖，更是已經(jīng)具備工程落地條件的現(xiàn)實路徑。

Kahng認為，"韜定律"的價值不僅在于技術本身，更在于它向整個產(chǎn)業(yè)生態(tài)發(fā)出了清晰提醒：系統(tǒng)價值是一個共同目標，要實現(xiàn)這一目標，多個技術領域必須協(xié)同合作，才能真正形成一種關于價值縮放的"元定律"。此外，如果這一討論能夠促使產(chǎn)業(yè)界重新思考指標、基準測試和技術路線圖，而不是僅僅依靠過去經(jīng)驗"看后視鏡開車"，同樣將產(chǎn)生積極影響。