近日，新思科技面向臺(tái)積電優(yōu)化版N6C、N4C工藝，正式推出全套半導(dǎo)體IP產(chǎn)品組合，依托與臺(tái)積電深度技術(shù)協(xié)同，從芯片底層設(shè)計(jì)環(huán)節(jié)降低邊緣AI芯片的研發(fā)與制造成本，助力AI技術(shù)加速?gòu)脑贫讼鲁林粮黝惤K端邊緣設(shè)備。

當(dāng)前人工智能產(chǎn)業(yè)正加速落地邊緣場(chǎng)景，智能家電、工業(yè)傳感、車載終端、便攜穿戴等設(shè)備均需要搭載本地化AI算力芯片，但傳統(tǒng)先進(jìn)工藝的高昂流片與IP授權(quán)成本，成為制約邊緣AI規(guī)模化普及的核心阻礙。N6C、N4C是臺(tái)積電針對(duì)中低端算力市場(chǎng)優(yōu)化的改良制程，在保留先進(jìn)工藝性能優(yōu)勢(shì)的同時(shí)精簡(jiǎn)制造成本，而新思科技本次配套IP產(chǎn)品，正是錨定該工藝量身打造，實(shí)現(xiàn)工藝與IP的深度適配。

這套IP產(chǎn)品組合覆蓋高速接口、存儲(chǔ)、基礎(chǔ)邏輯等全品類核心IP，可幫助芯片設(shè)計(jì)企業(yè)大幅縮短基于N6C、N4C工藝的芯片研發(fā)周期。設(shè)計(jì)廠商無(wú)需從零開(kāi)展IP開(kāi)發(fā)，直接采用成熟方案即可完成邊緣AI SoC的落地，有效削減研發(fā)人力與流片試錯(cuò)開(kāi)支，從源頭壓縮終端芯片的單片生產(chǎn)成本，改善產(chǎn)品能效比。

依托臺(tái)積電成熟的晶圓制造產(chǎn)能與新思完備的IP生態(tài)，雙方合作將打通“工藝-IP-芯片”的降本鏈路。一方面，N6C/N4C工藝相較原版制程優(yōu)化晶圓利用率、降低代工報(bào)價(jià)；另一方面，標(biāo)準(zhǔn)化IP減少設(shè)計(jì)冗余，二者疊加可顯著拉低邊緣AI芯片的整體落地門(mén)檻，讓中小芯片企業(yè)也能低成本切入邊緣AI賽道。

隨著邊緣AI需求持續(xù)爆發(fā)，低成本化是行業(yè)長(zhǎng)期發(fā)展的核心趨勢(shì)。新思科技本次IP落地，不僅夯實(shí)了自身在先進(jìn)工藝IP領(lǐng)域的市場(chǎng)優(yōu)勢(shì)，也依托臺(tái)積電成熟產(chǎn)能，為全球邊緣AI產(chǎn)業(yè)的普惠化發(fā)展提供底層支撐，推動(dòng)本地化AI算力快速滲透至千行百業(yè)的終端硬件中。

（校對(duì)/李正操）